

# M ELECTRÓNICA — EXERCÍCIO 10

## MEMÓRIAS ROM E RAM


1. Faça o layout com o programa LASI de uma 1Kx8 ROM com o seguinte conteúdo:

	B <sub>3</sub>	B <sub>2</sub>	B <sub>1</sub>	B <sub>0</sub>
A <sub>0</sub>	1	1	0	1
A <sub>1</sub>	0	1	1	0
A <sub>2</sub>	0	1	0	1
A <sub>3</sub>	1	1	1	1

Não é necessário implementar o decodificador de linha

2. Baseado nas dimensões de célula do problema anterior, faça uma estimativa do tempo de acesso ("access time") numa 512 x 512 ROM. (inclua o impacto de capacitância nas linhas e colunas)

3. Uma célula de uma RAM estática redizada com 5 transistores é a apresentada na figura.



A "Bit Line" (BL) é normalmente pré-carregada a  $V_{DD}/2$  antes da leitura

- Escreva as 3 condições para o correcto funcionamento da célula
- Baseado na alínea anterior, dimensione os transistores para a tecnologia CN20
- Faça o layout da célula em LASI (Plata 145, pág 231, Weste 88)