Last modified on


ELECTRÓNICA III
2016

CURSO: Mestrado Integrado Eng. Electrónica e Telecomunicações
ANO:    4
SEMESTRE: 1
PROFESSOR: José Bastos (Gab. 2.68)
HORÁRIO: T qui 09:30-10:30 sala C1 1.59, TP qui 10:30-11:30 sala C1 1.59, P qua 15:00-17:00 sala C1 1.55
EXAME, RECURSO:
PÁGINA WEB http://intranet.deei.fct.ualg.pt/Electronica_III/
APRESENTAÇÃO Apresentacao.pdf

INTRODUÇÃO

Nos últimos 30 anos as indústrias de semicondutores tem tido um crescimento verdadeiramente explosivo. Tal facto deve-se a um continuo aumento da densidade de transistores, o que tem permitido integrar circuitos muito complexos - analógicos e digitais - numa única pastilha de sílicio. O baixo consumo, o baixo preço de produção, e sobretudo a alta densidade de transistores (que tem duplicado cada 18 meses desde os anos 70 - o célebre prognóstico de Moore) fazem com que as tecnologias CMOS (Complementary Metal-Oxide Semiconductor) dominem actualmente mais de 75% do mercado mundial de circuitos integrados.

Por esta razão, apresentam-se nesta disciplina as bases de desenho de circuitos integrados em tecnologias CMOS. Em primeiro lugar, será feita um introdução às tecnologias CMOS e aos modelos eléctricos para transistores fabricados nestas tecnologias. Em segundo lugar, serão apresentados ao nível do transistor os blocos básicos para desenho de circuitos lógicos estáticos e dinâmicos. Por último são apresentados os blocos básicos de desenho de um circuito analógico em tecnologia CMOS

Pretende-se que a disciplina proporcione conhecimentos práticos no desenho de circuitos integrados, aproximando tanto quanto possivel o estudo teórico de uma situação real. Para isso foram seleccionados um conjunto de exercícios de simulação e layout, que em conjunto com software de dominio público [SPICE (Univ. Berkeley) e LASI [Uni. Idaho)] complementam de uma forma prática a matéria teórica.

O programa da disciplina é baseada em capítulos seleccionados das Referências [1] - [3].

PROGRAMA

PARTE 1. TECNOLOGIA CMOS

SEM 1
CAPITULO 1
Etapas de processo: Patterning, Oxidação, Difusão, Implantação. Tecnologia com substrato tipo n e poço tipo p.
Laboratório 1: Familiarização com o programa de layout LASI.
SEM 2
CAPITULO 2
Camadas de metal 1 e metal 2. Camada de polisilicio. Regras de layout na tecnologia CN20. Layout do MOSFET tipo n e tipo p.
Laboratório 2: Layout de um MOSFET
SEM 3
CAPITULO 3
Modelos eléctricos para MOSFETs. Modelo DC simples para cálculo à mão. Modelo para pequenos sinais a baixas frequências.
Laboratório 3: Familiarização com o programa SPICE
SEM 4
CAPITULO 4
Capacidades intrinsecas e parasitas num MOSFET. Modelo para MOSFETs para pequenos e sinais e a frequências elevadas. Modelos SPICE 1, 2 e 3. Referência ao modelo BSIM3.
Laboratório 4: Curvas caracteristicas de um MOSFET utilizando SPICE

PARTE 2. CIRCUITOS DIGITAIS

SEM 5
CAPITULO 5
O inversor CMOS. Tempos de súbida, de descida e de propagação. Optimização do tempo de propagação de uma cascata de inversores. O oscilador em anel.
Laboratório 5: Inversor CMOS.
SEM 6
CAPITULO 6
Portas lógicas estáticas elementares Não-E e Não-Ou. Portas estáticas para lógica combinatória. Tempos de propagação. Outras famílias lógicas: Ratioed logic, Differential cascade logic.
Laboratório 6: Portas CMOS para lógica combinatória.
SEM 7
CAPITULO 7
Portas lógicas dinâmicas. Lógica DOMINO. Lógica C2MOS.
Laboratório 7: Portas CMOS em lógica dinâmica.
SEM 8
CAPITULO 8
Circuitos sequências. Flip-Flops e latches estaticos e dinâmicos. Estruturas pipeline e o estilo lógico NORA-CMOS.
Laboratório 8: Gerador de sequência em lógica C2MOS .
SEM 9
CAPITULO 9
Lógica com relógio de uma fase (True single-phase clocked logic - TSPCL).
Laboratório 9: Gerador de sequência em lógica TSPCL .
SEM 10
CAPITULO 10
Memórias ROM (PROM, UVEPROM, EEPROM, FLASH) e RAM (estática e dinâmica).
Laboratório 10: Memórias ROM e RAM.

PARTE 3. CIRCUITOS ANALÓGICOS

SEM 11
CAPITULO 11
Fontes de corrente. Espelho de corrente simples. Espelho de corrente em cascata. Espelho de corrente Wilson
Laboratório 11: Espelhos de corrente
SEM 12
CAPITULO 12
Andares de amplificação básicos. Par diferencial com carga activa. Análise grande e pequeno sinal.
Laboratório 12: Par diferencial CMOS
SEM 13
CAPITULO 13
Amplificador operacional de dois andares de transcondutância (OTA).
Laboratório 13: Amplificador Operacional
SEM 14
CAPITULO 14
Introdução aos filtros activos com condensadores comutados
Laboratório 14: Filtros activos

AVALIAÇÃO

A avaliação consiste em

Nota final

BIBLIOGRAFIA

[1]  R. Baker, H. Li, and D. Boyce, CMOS Circuit Design and Simulation, IEEE Press 1998, ISBN 0-7803-3416-7
[2] J. Rabaey, Digital Integrated Circuits - A Design Perspective, Prentice-Hall 1996, ISBN 0-13-178609-1
[3] D. Johns and K. Martin, Analog Integrated Circuit Design, Wiley 1997, ISBN 0-471-14448-7

   

EXTRAS


Last modified on